存算一體芯片技術現狀與挑戰

主講人：康旺，北京航空航天大學

Email: wang.kang@buaa.edu.cn;

時 間：2022年6月12日10:30點

騰訊會議号：432-357-842

聯系人：張吉良

報告題目：

存算一體芯片技術現狀與挑戰

報告摘要：

人工智能正在引領新一輪技術變革。但是，智能大數據處理挑戰與馮諾依曼計算架構瓶頸成為當前智能芯片領域的關鍵矛盾之一。存儲器與處理器之間頻繁的數據搬運帶來巨大的功耗，且極大地限制了帶寬。近年來，以數據為中心的新型計算架構：存算一體架構，受到學術界和産業界的廣泛關注。類似于人腦神經結構，存算一體架構将數據存儲單元和計算單元融合為一體，能夠大幅減少數據搬運，極大提高計算并行度和能效，有望突破人工智能算力與功耗瓶頸。迄今，基于各類存儲器介質(如傳統存儲器SRAM, DRAM與Flash，以及新型存儲器RRAM, PCM與MRAM等)的存算一體芯片技術得到快速發展，業界呈現百花齊放的盛景。近三年來，孵化了數十家初創公司研發該技術；國内外知名半導體廠商與投資機構，如Intel、台積電、三星、ARM、博世、軟銀、鎂光、微軟、亞馬遜、華登國際等，也均在積極研發或投資存算一體芯片公司，表明該技術未來的應用前景。但是，受限于存儲器介質本身的物理結構、陣列規模與工藝成熟度等因素，當前的存算一體技術仍然存在諸多挑戰，如運算精度，運算規模等。本報告将介紹人工智能驅動存算一體芯片發展的技術與市場因素；當前存算一體芯片技術發展的現狀、挑戰與前景；并介紹我們在MRAM/SRAM存算一體技術領域的工作進展。

報告人簡介：

康旺獲得北京航空航天大學微電子學與法國南巴黎大學物理學雙博士學位，目前是北京航空航天大學集成電路科學與工程學院副教授，博士生導師。研究領域包括集成電路設計、自旋電子學、新型存儲與計算架構等。康旺博士申請發明專利40餘項，已授權15項，已轉化12項；發表SCI期刊與會議論文120餘篇，包括Nature Electronics, Nature Communications, Proceeding of The IEEE, IEEE TCAS1/TCAS2, IEEE TC, IEEE EDL/TED, ACM JETC, Physical Review Applied, DAC, ASSCC, DATE等, 其中ESI高被引論文5篇，國際會議邀請報告30餘篇，論文總索引3800餘次，H=32。獲邀擔任IEEE-TED, SPIN, Frontiers of Electronics, Microelectronics Journal等期刊的客座編輯，DAC, ICCS, GLSVLSI, NVMSA等國際會議的TPC；獲得北京市科技新星計劃，北航卓越百人與QB人才支持計劃；IEEE與中國電子學會高級成員。